SJ 50597.21-1994 半导体集成电路.JADC1001型通用8位二进制输出A D转换器详细规范
|
ID： |
537F2132DFE748A58F959CEF8E00F72F |
|
文件大小(MB)： |
1.34 |
|
页数： |
34 |
|
文件格式： |
|
|
日期： |
2024-7-27 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 5962 SJ 50597/21-94,半导体集成电路JADC1001型,通用8位二进制输出A/D转换器,详细规范,Semiconductor integrated citcuits,detail specification of type JADC1001,general 8-bit binary output A/D converter for,1994-09-30 发布1994-12-01 实施,中华人民共和国电孑エ业都批准,中华人民共和国电子行业军用标准,半导体集成电路JADC1001型,通用8位二进制输出A/D转换器详细规范 ?50597/2194,Semiconductor integrated citcuits,detail specification of type JADC1001,general 8-bit binary output A/D converter for,范围,1J主题内容,本规范规定了半导体集成电路JADC1001型通用8位二进制输出A/D转换器（以下简称,器件）的详细要求,1.2 适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规范给出的器件按器件型号、器件等级、封装形式分类,1.3.1 器件编号,器件编号应按GJB 597《微电路总规范》第3.6.2条的规定,1.3.1.I 器件型号,器件型号如下:,器件型号器件名称,JADC1001 通用8位二进制输出A/D转换器,1.3,1.2 器件等级,器件等级应为GJB 597第3,4条规定的B级和本规更规定的级,1.3.1.3 封装形式,封装形式应按GB 7092《半导体集成电路外形尺寸》的规定,封装形式如下:,类别外形代号,D D18S3（陶盗双列封装）,J J18S3（陶量熔封双列封装う,1.3.1.4 功率和热特性,功率和热特性如下:,中华人民共和国电子工业部!994-09-30发布1994-12-01 实施,SJ 50597/21-94,封装形式,最大允许功耗(mW),(Tft=125t),最大值(t/W),衣妣卜A),D18S3 800 35 120,S18S3 600 35 120,1.4 绝对最大额定值,绝对最大额定值如下:,项 目符 号,数值.,单 位,最 小最 大,正电源电压0 6 V,负电源电压ナEE -6 0 V,模拟地GM\ -0,5 0.5 V,数字输入电压V(D) -0.5 5.5 V,模拟输入电压Vr(A) 0.5 Vee V,输出电压ーVo -0.5 5.5 V,输出电流6.0 mA,输出短路电流延迟时间ね— 1 S,结 温石—— 175 V,引线耐焊接温度Th — 30Q V,贮存温度Ts -65 150 t,1.5 推荐工作条件,推荐工作条件如下:,项 目符 号,数 值,单 位,最 小最 大,正电源电压4,5 5,5 V,负电源电压Vee 7.25 -4.75 丄V 牛,模拟地GNDa -0.1 0.1 営V,时钟脉宽(低) ^WUCP) 20 *** T19,时钟脉宽(髙) ^WH(CP) 20 一HS,建立时间SC-*CP 7 — ns,保持时间SC-*CP 栢16 —— ns,数字输入低电平电压VL — 0.8 V,数字输入高电平电压2出— V,数字输出低电平电流Jql — L0 A,数字输出富电平电流— -400 出,模拟参考电压Vref -0.6 -0,4 V,模拟输入电压V -0.6 0 V,工作环境温度Ta -55 125 V,2引用文件:,GB 3431.1-86 半导体集成电路文字符号电参数文字符号,GB 3431.2-86 半导体集成电路文字符号引出端功能符号,—2 .,下载,SJ 50597/21-94,GB 3439—86,GB 3441-82,GB 3442-86,GB 4590-84,GB 4728.12-85,GB 7015—87,GB/T 7092—93,GJB 548-88,GJB 597-88,GJB 1649—93,半导体集成电路TTし电路测试方法的基本原理,半导体集成电路ECL电路测试方法的基本原理,半导体集成电路运算（电压）放大器测试方法的基本原理,半导体集成电路机械和气候试验方法,电气图用图形符号二进制逻辑单元,半导体集成非线性电路数字/模拟转换器稲模拟/数字转换器测试方,法的基本原理,半导体集成电路外形尺寸,微电子器件试验方法和程序,微电路总规范,电子产品防静电震电控制大纲,3要求,3.1 详细要求,各项要求应按GJB 597和本规范的规定,本规范规定的B1级器件仅在产品保证规定的筛选、鉴定和质量一致性检验的某些项目和,要求不同于B级,3.2 设计结构和外形尺寸,设计结构和外形尺寸应符合GJB 597和本规范的规定,3.2.1 引出端排列,引出端排列应符合图1的规定。引出端排列为俯视图,图1引出端排列,注:D该端为"忙”输出端（或占线输出端）,3,2.2功能框图,功能框图应符合图2的规定,3,SJ 50597/21-94,D/A,参考,放大麝,数据逐次比较,寄存器,输出寄存器,个,比较器控制,小,―*-*BUSY,-------- SC；,-r^CP,图2功能框图,3.2.3 电路图,制造厂在鉴定前应将电路图提交鉴定机构,各制造厂的电路图应由鉴定机构存档备査,3,2.4 封装形式,封装形式应按本规范L3.1.3条的规定,3.3 引线材料和深覆,引线材料和涂覆应按GJB 597第3.5.6条的规定,3.4 电特性.,电特性应符合本规范表1的规定,表1 JADC……
……